(6) 阅读 (2059)

蕴涵门 编辑词条词条保护

词条创建者 匿名网友

蕴涵门
跳到导航 跳到搜索 基本逻辑门 BUF NOT AND NAND OR NOR XOR XNOR IMP NIMP 输入
A   B 输出
A → B 0 0 1 0 1 1 1 0 0 1 1 1 蕴涵门
蕴涵门(IMPLY gate)的电路符号

蕴涵门[1](英语:Implies gate,简称IMPLY gate)[2]是数字逻辑电路中的一种逻辑门,主要用来完成布尔代数中实质条件、实质蕴涵或蕴涵算子。

蕴涵门可由CMOS或其他晶体管设计,利用如下公式:

Q = A → B = ( A ∧ B ¯ ) ¯ = A ¯ ∨ B {\displaystyle Q=A\to B={\overline {(A\land {\overline {B}})}}={\overline {A}}\lor B} 蕴涵门

另外蕴涵门也可以由忆阻器组成,且只需要由两个忆阻器即可组成[3][4],由于布尔代数的特性可使其他布尔函数化成由逻辑蕴含表示[5],因此利用蕴涵门与忆阻器来设计晶体管可以大幅缩小体积[6]。

蕴涵门
两个忆阻器即可完成一个蕴涵门[7][8]。 目录
1 性质 2 概述 3 电路实现 4 复合逻辑门 5 其他逻辑门 5.1 蕴含非闸 6 参见 7 参考文献 性质
输入
A   B 输出
A → B X 1 1 0 0 1 1 0 0

如果B为逻辑真, 无论A为任何值都会输出逻辑真的信号。

如果B为逻辑假, 只有A为逻辑假, 才会输出逻辑真的信号。

其余情况则输出逻辑假的信号。

蕴涵门可以用来判断两输入的或是否为第二输入。

概述
表达式 符号 功能表 ANSI/IEEE IEC Y = A → B {\displaystyle Y=A\to B} 蕴涵门

Y = ( A ∧ B ¯ ) ¯ {\displaystyle Y={\overline {(A\land {\overline {B}})}}} 蕴涵门

Y = A ¯ ∨ B {\displaystyle Y={\overline {A}}\lor B} 蕴涵门
蕴涵门
蕴涵门
A B Y = A → B
{\displaystyle Y=A\to B\,} 蕴涵门
0 0 1 0 1 1 1 0 0 1 1 1 电路实现
蕴涵门

NMOS蕴涵门

蕴涵门

PMOS蕴涵门

蕴涵门

静态CMOS蕴涵门

蕴涵门

TTL蕴涵门

蕴涵门

忆阻器蕴涵门

蕴涵门

用或非闸实现的蕴涵门

蕴涵门

用与非闸实现的蕴涵门

复合逻辑门
蕴涵门
使用蕴涵门组合成的与非门

大部分的逻辑门都可以用蕴涵门组合而成,例如与非门可以用两个蕴涵门组合而成[9]:

A → ( B → 0 ) = A ¯ ∨ ( B ¯ ∨ 0 )
= A ¯ ∨ B ¯
= A ∧ B ¯
= A ⋏ ¯ B {\displaystyle {\begin{aligned}A\to (B\to 0)={\overline {A}}\lor ({\overline {B}}\lor 0)\\={\overline {A}}\lor {\overline {B}}\\={\overline {A\land B}}\\=A{\bar {\curlywedge }}B\end{aligned}}} 蕴涵门
其他逻辑门
蕴含非闸

蕴含非闸,简称NIMPLY gate是数字逻辑电路中实现非蕴涵的一种逻辑门。

这种运作方式的元件已在生物学的逻辑信号中有相关研究。[10]

表达式 符号 功能表 ANSI/IEEE IEC Y = A → B {\displaystyle Y=A\to B} 蕴涵门

Y = ¬ ( a → b ) {\displaystyle Y=\lnot (a\to b)} 蕴涵门

Y = a ∧ ¬ b {\displaystyle Y=a\land \lnot b} 蕴涵门
蕴涵门
蕴涵门
A B Y = A ↛ B
{\displaystyle Y=A\nrightarrow B\,} 蕴涵门
0 0 0 0 1 0 1 0 1 1 1 0 参见
维基共享资源中相关的多媒体资源:蕴涵门 查询维基词典中的implication_gate。 布尔代数 数字逻辑 忆阻器

内容由匿名网友提供,本内容不代表vibaike.com立场,内容投诉举报请联系vibaike.com客服。如若转载,请注明出处:https://ispeak.vibaike.com/6817

发表评论

登录后才能评论