2选1数据选择器的结构简图，其功能类似一个双掷的开关。
1线－2线数据分配器。像数据选择器一样，它可以等同于一个控制开关。

在电子技术（特别是数字电路）中，数据选择器（英语：multiplexer，简称：MUX），或称多路复用器，是一种可以从多个模拟或数字输入信号中选择一个信号进行输出的器件。 一个有 2n 输入端的数据选择器有 n 个可选择的输入－输出线路，可以通过控制端来选择其中一个信号被选择作为输出。数据选择器主要用于增加一定量的时间和带宽内的可以通过网络发送的数据量。

数据选择器使多个信号共享一个设备或资源，例如一个模拟数字转换器或一个传输线，而不必给每一个输入信号配备一个设备。

在结构图中，数据选择器的符号是一个等腰梯形，其中较长的底上为数个输入引脚，较短的底上为一个输出引脚。右图即为一个2选1数据选择器的结构图和其等效简化图。Sel引脚可以选择需要的信号。

此外，在很多数据选择器里，还有一个“使能”引脚用于件的有效或者无效。

数字电路中的应用

在数字电路设计中，选择端的输入信号是数字信号。在2选1数据选择器的例子中，选择端输入低电平0，则输出引脚会输出 I 0 {displaystyle scriptstyle I_{0}}
上的输入信号；反之，当选择端输入高电平1，则输出引脚会输出 I 1 {displaystyle scriptstyle I_{1}}
上的输入信号。当输入引脚的数目更多时，情况与上面类似，不过所需的选择端引脚数目变为 ⌈ log 2 ⁡ ( n ) ⌉ {displaystyle scriptstyle leftlceil log _{2}(n)rightrceil }
个，这里 n {displaystyle scriptstyle n}
是输入引脚的个数。

一个2选1数据选择器，A，B，S和Z分别表示两个输入信号、选择信号和输出信号。

一个2选1数据选择器有如下的布尔函数， A {displaystyle scriptstyle A}
和 B {displaystyle scriptstyle B}
分别表示两个输入信号， S {displaystyle scriptstyle S}
为选择信号， Z {displaystyle scriptstyle Z}
为输出信号，则有

Z = ( A ⋅ S ¯ ) + ( B ⋅ S ) {displaystyle Z=(Acdot {overline {S}})+(Bcdot S)}

注意，并非所有的逻辑函数直接具有以上的形式，但是所有的逻辑函数都可以使用香农展开（Shannons expansion）的方法将它变换为上面这种形式。逻辑函数 Z {displaystyle Z}
可以用下面的真值表表示：

S {displaystyle scriptstyle S}
A {displaystyle scriptstyle A}
B {displaystyle scriptstyle B}
Z {displaystyle scriptstyle Z}
0 1 1 1 1 0 1 0 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 0

这个真值表显示，当 S = 0 {displaystyle scriptstyle S=0}
，那么 Z = A {displaystyle scriptstyle Z=A}
；而当 S = 1 {displaystyle scriptstyle S=1}
，则 Z = B {displaystyle scriptstyle Z=B}
。在具体的电路中，实现一个这样的2选1数据选择器需要2个与门、一个或门和一个非门。

更大型的数据选择器也较常见，而且正如上面描述的， n {displaystyle n}
个输入引脚需要 ⌈ log 2 ⁡ ( n ) ⌉ {displaystyle scriptstyle leftlceil log _{2}(n)rightrceil }
个选择引脚。其他常见的类型有4选1、8选1和16选1等。由于数字逻辑采用二进制的数字信号，输入引脚的个数通常是2的幂。

4选1数据选择器

8选1数据选择器

16选1数据选择器

4选1数据选择器的布尔函数如下：

F = ( A ⋅ S 0 ¯ ⋅ S 1 ¯ ) + ( B ⋅ S 0 ¯ ⋅ S 1 ) + ( C ⋅ S 0 ⋅ S 1 ¯ ) + ( D ⋅ S 0 ⋅ S 1 ) {displaystyle F=(Acdot {overline {S_{0}}}cdot {overline {S_{1}}})+(Bcdot {overline {S_{0}}}cdot S_{1})+(Ccdot S_{0}cdot {overline {S_{1}}})+(Dcdot S_{0}cdot S_{1})}

这样的数据选择器可以由如下的电路实现：

两种实现方式： 由一个译码器、几个与门、一个或门实现 由几个三态门、几个与门（与门充当译码器）

注意： I n {displaystyle scriptstyle I_{n}}
输入引脚的下标表示选择端所表示的二进制数的各位

大型的数据选择器可以由较小的数据选择器级联来实现[5]。例如，一个8选1数据选择器可以由两个4选1数据选择器组成，一个4选1数据选择器可以由两个2选1数据选择器组成。在前者中，两个4选1选择器的输出端连接到2选1选择器，并且两个4选1选择器和一个2选1选择器的选择端的引脚平行地接出，视为“8选1数据选择器”的“3个选择引脚”。

数据选择集成芯片

7400系列有若干种集成电路具有数据选择器功能，列表如下[6]：

IC 芯片代号 功能 输出状态 1 74157 四2选1数据选择器 输出原变量 2 74158 四2选1数据选择器 输出反变量 3 74153 双4选1数据选择器 输出原变量 4 74352 双4选1数据选择器 输出反变量 5 74151A 8选1数据选择器 输出原变量/反变量 6 74151 8选1数据选择器 输出反变量 7 74150 16选1数据选择器 输出反变量 数据选择器作为可编程逻辑器件

数据选择器同样可被用作可编程逻辑器件。通过指定输入信号的排列，用户可以创建一个定制的逻辑电路。选择引脚充当了逻辑输入的功能。当生产成本和模块化有限的时候，这种方式十分有用。

在硬件描述语言中，可以采用数据流或者行为语句对数据选择器进行描述。例如，在Verilog中，可以使用条件运算符条件?表达式1:表达式2或者使用if条件结构或case选择结构来实现数据选择器。